FPGA測(cè)試工程師

面議

北京本科 2人 2024-10-17發(fā)布查看公告詳情

競(jìng)爭(zhēng)力分析

聲明：本站部分公告與職位內(nèi)容由本站根據(jù)官方招聘公告進(jìn)行整理編輯。由于用人單位需求專業(yè)、學(xué)歷學(xué)位、資格條件、職位編制、備注內(nèi)容等內(nèi)容情況復(fù)雜且有變化可能，是否符合招聘條件以用人單位公告為準(zhǔn)或請(qǐng)聯(lián)系用人單位確認(rèn)。本站整理編輯的職位信息僅供求職者參考，如因此造成的損失本站不承擔(dān)任何責(zé)任！

職位詳情

基本信息

職位名稱：FPGA測(cè)試工程師

職位類型：技術(shù)支撐崗

工作地點(diǎn)：北京

招聘人數(shù)： 2

報(bào)名方式：電子郵件

截止時(shí)間：2024-12-20

用人部門：可靠性與系統(tǒng)工程學(xué)院

其他要求

學(xué)歷要求：本科

崗位職責(zé)

1.使用仿真驗(yàn)證工具進(jìn)行FPGA軟件驗(yàn)證；
2.進(jìn)行FPGA軟件編碼規(guī)則檢查、靜態(tài)時(shí)序分析、邏輯等效驗(yàn)證；
3.協(xié)助制定測(cè)試計(jì)劃，編寫測(cè)試激勵(lì)、生成測(cè)試數(shù)據(jù)、編寫完成測(cè)試工作的相關(guān)文檔；
4.搭建測(cè)試環(huán)境，編寫測(cè)試用例并執(zhí)行測(cè)試用例，提交測(cè)試報(bào)告；
5.跟蹤bug狀態(tài)，執(zhí)行回歸測(cè)試。
6.及時(shí)完成領(lǐng)導(dǎo)交給的其他工作。
7.完成測(cè)評(píng)中心領(lǐng)導(dǎo)交付的其它任務(wù)。

任職要求

1.集成電路/電子/通訊/計(jì)算機(jī)/自動(dòng)化控制相關(guān)專業(yè)，本科及以上學(xué)歷，具有FPGA開(kāi)發(fā)或驗(yàn)證經(jīng)驗(yàn)優(yōu)先；
2.深入理解基于FPGA技術(shù)產(chǎn)品生命周期及開(kāi)發(fā)流程，熟練掌握VHDL/VerilogHDL語(yǔ)言的RTL編碼、邏輯綜合和靜態(tài)時(shí)序分析等技能；
3.入了解ISE/Quartus/LiberoIDE等FPGA開(kāi)發(fā)工具使用方法；
4.了解常用通信協(xié)議以及校驗(yàn)算法；
5.有較強(qiáng)的責(zé)任心、對(duì)測(cè)試工作有較強(qiáng)興趣、做事細(xì)致耐心、具有團(tuán)隊(duì)合作精神、善于人際溝通；
6.能夠適應(yīng)出差。

競(jìng)爭(zhēng)力分析

解鎖詳細(xì)分析

您與該職位匹配度: ***，已超過(guò)了 *** 的競(jìng)爭(zhēng)者，建議************

較低

一般

比較匹配

非常匹配

查看其他職位查看公告詳情

歡迎掃描下方二維碼關(guān)注高校人才網(wǎng)官方微信（碩博QQ交流群：748436790 ，進(jìn)微信群請(qǐng)點(diǎn)擊添加官方客服號(hào)）

重要風(fēng)險(xiǎn)提示：如招聘單位在招聘過(guò)程中向求職者提出收取押金、保證金、體檢費(fèi)、材料費(fèi)、成本費(fèi)，或指定醫(yī)院體檢等，求職者有權(quán)要求招聘單位出具物價(jià)部門批準(zhǔn)的收費(fèi)許可證明材料，若無(wú)法提供相關(guān)證明，請(qǐng)求職者提高警惕，有可能屬于詐騙或違規(guī)行為。